(19) Japan Patent Office (JP)

(12) Publication of Unexamined Patent Applications (A)

(11) Kokai number:

S62-51387

(43) Kokai publication date: March 6, 1987

(51) Int. Cl.4

Identification code

Internal Classification No.

H 04 N 5/91 Z-7155-

5C

G 09 N 1/02

7923-5C

G 11 N 7/00

6549-5B

<sup>\*</sup>Examination request: NOT Requested, Number of inventions: 1, (total 11 pages<sup>1</sup>)

<sup>&</sup>lt;sup>1</sup> Original document consists of 11 pages. Translated version has more pages due to formatting differences.

(54) Title of the Invention: Picture Memory

(21) Application number: S60-189563

(22) Date of filing:

August 30, 1985

(72) Inventor: Shigeru HIRAHATA

Hitachi Consumer Products Research Center, 292 Yoshida-cho, Totsuka-ku,

Yokohama

(72) Inventor: Noboru KOJIMA

Hitachi Consumer Products Research Center, 292 Yoshida-cho, Totsuka-ku,

Yokohama

(72) Inventor: Sunao HORIUCHI

Hitachi Consumer Products Research Center, 292 Yoshida-cho, Totsuka-ku,

Yokohama

(72) Inventor: Hisao NAKAGAWA

Hitachi Consumer Products Research Center, 292 Yoshida-cho, Totsuka-ku,

Yokohama

(71) Applicant: Hitachi, Ltd.

4-6, Kanda-Surugadai, Chiyoda-ku, Tokyo

(74) Representative:

Katsuo Ogawa, Patent attorney (and 1 other)

Continued on last page

## **SPECIFICATION**

1. TITLE OF INVENTION

Picture Memory.

2. CLAIM

A picture memory comprising:

a memory cell array;

a serial-to-parallel conversion circuit that inputs serial data and outputs parallel data; an input register circuit that inputs the parallel data from the serial-to-parallel conversion circuit and supplies that data to the memory cell array;

a parallel-to-serial conversion circuit that inputs parallel data and outputs serial data; an output register circuit that inputs the parallel data output from the memory cell array, and supplies that data to the parallel-to-serial conversion circuit;

a delay time specifying circuit;

an address and timing generating circuit that inputs a signal from the delay time specifying circuit, and generates address and timing signals for performing write and read operations at addresses that differ from the memory cell write address and the memory cell read address by a value specified by the delay time specifying circuit; and

a decoder circuit that decodes the address generated by the address timing and generating circuit, and supplies that decoded address to the memory cell array.

# 3. DETAILED EXPLANATION OF THE INVENTION

## FIELD OF THE INVENTION

This present invention relates to a picture memory capable of storing and reproducing video signals, and in particular, to a picture memory suitable for performing digital signal processing by delaying for a predetermined amount of time a sampled and quantized digital signal.

## BACKGROUND OF THE INVENTION

A conventional example of a picture memory suited for storing and reproducing a video signal is, for example, a storage element as disclosed in Kokoku (Japanese examined patent publication) No. S59-26031, wherein a serial data I/O function is added to the usual random access function. Moreover, an example of a specific product is the μPD41264 memory, which is similar to the memory disclosed in the abovementioned patent and is being sold by NEC Corporation. Furthermore, a dedicated picture memory capable of storing the video signal of a single field within two memory cells has also been commercialized by NEC as the μPD41221C, which implements serial data I/O in 1-line units and does not have a random access function.

Typically, when considering the case in which video signal processing is performed, a picture memory devised so as to be easily operable with a synchronizing signal contained in the video signal enables a reduction in the size of a video memory address generating circuit and peripheral circuitry for generating a memory write signal and other various control signals, thereby resulting in a more compact and economical apparatus.

However, the storage elements of the abovementioned Kokoku and the µPD41264 have structures that emphasize random access functionality, and when used for video signal processing, are disadvantageous because they increase the size of the address generating circuit and the peripheral circuitry for generating various control signals. On the other hand, with the video signal processing-use µPD41221C, a circuit that generates addresses in accordance with the sequential scanning of a video signal is incorporated inside the same element as the memory, and this configuration is advantageous when constructing a field memory that samples at three times the color sub-carrier frequency (hereafter denoted as fsc), or 3fsc, of a standard NTSC (National Television System Committee) television signal. Details concerning this aspect have been reported by Nagami and Hara in "320-row × 700-column Dedicated Picture Serial I/O-type Dynamic Memory for TV and VCR Field Memory" in Nikkei Electronics, February 11, 1985, pp. 219-239. However, although this picture memory is well suited for a field memory that samples at 3fsc, it has a disadvantage of being difficult to apply to systems using a sampling frequency of 4fsc and to typical video signal processing applications that delay the output signal by a predetermined amount of time with respect to the input signal.

## OBJECT OF THE INVENTION

Therefore, it is an object of the present invention to provide a picture memory suited for video signal processing, without such disadvantageous associated with the prior art.

## OVERVIEW OF THE INVENTION

To achieve the abovementioned object of the present invention, the picture memory is provided with a time delay specifying means for specifying the time delay from a data input pin to a data output pin, and realizes a predetermined time delay by performing read and write operations at addresses that differ from memory cell write address and memory cell read address by an amount specified by the time delay specifying means.

## EMBODIMENTS OF THE INVENTION

Embodiments and drawings of the present invention are described below. FIG. 1 is a block diagram of a picture memory according to the present invention. In FIG. 1, reference numeral 1 denotes a picture memory formed from an integrated circuit according to the present invention, reference numeral 2 denotes a data input (DI) pin, reference numeral 3 denotes a data output (DO) pin, reference numeral 4 denotes an output enable (OE) input pin, reference numeral 5 denotes a write enable (WE) input pin, reference numeral 6 denotes a clock (CLK) input pin, reference numeral 7 denotes a memory control (CONT) input pin, reference numeral 8 denotes a register data (RD) input pin, reference numeral 9 denotes a register clock (RC) input pin, reference numeral 10 denotes a memory cell array, reference numeral 11 denotes a serial-toparallel conversion circuit, reference numeral 12 denotes an input buffer register circuit, reference numeral 13 denotes an output buffer register circuit, reference numeral 14 denotes a parallel-to-serial conversion circuit, reference numeral 15 denotes a timing generating circuit, reference numeral 16 denotes an address generating circuit, reference numeral 17 denotes a decoding circuit, and reference numeral 18 denotes a delay time specifying register circuit. Additionally, reference letters a to f denote the signal paths of signals generated from the timing generating circuit 15.

The memory cell array 10 is configured as an n-row  $\times$  m-column cell array, and each memory cell corresponds to a pixel. Data inputted from the data input pin 2 is converted by the serial-to-parallel conversion circuit 11 into m-bit parallel data and stored in the input buffer register circuit 12 in accordance with the inputted clock (CLK). Based on various timing signals

generated at the timing generating circuit 15 from signals input to the clock input pin 6, the write enable input pin 5 and the memory control input pin 7, the parallel data stored in the input buffer register circuit 12 is written in *m*-bit units to a memory cell of the memory cell array 10 at the write address determined by the address generating circuit 16 and the decoding circuit 17.

Meanwhile, the delay time specifying register circuit 18 stores the delay time specifying value serially inputted with the register data input pin 8 and the register clock input pin 9. Based on this delay time specifying value, the address generating circuit 16 generates a read address shifted from the write address by the amount of the specifying value, and then the decoding circuit 17 decodes that address to specify the row to be read out from the memory cell array 10. From the memory cell array 10, m-bit parallel data is read out from the row specified by the read address, and that outputted data is stored in the output buffer register circuit 13. Then, according to timing signals generated from the timing generating circuit 15, the parallel data read out into the output buffer register circuit 13 is converted into serial data by the parallel-to-serial conversion circuit 14 and is output to the data output pin 3. The output of the data output pin 3 can be set to either a data output state or a high-impedance state, according to an output enable signal inputted to the output enable input pin 4.

Accordingly, data inputted to the data input pin 2 passes through the serial-to-parallel conversion circuit 11, the input buffer register circuit 12, the memory cell array 10, the output buffer register circuit 13, and the parallel-to-serial conversion circuit 14, and then is delayed by the amount of time specified by the delay time specifying register circuit 18 and output to the data output pin 3.

Next, FIG. 1 is described using a more specific numerical example. As described in the literature referenced above, in the case where an NTSC television signal is sampled at 4fsc, a single field will consist of 910 horizontal dos and 263 vertical dots. Therefore, if the memory cell array 10 is configured as m=910 columns and n=525 rows, a single frame of quantized 1-bit data can be stored. Therefore, when the memory cell array 10 has this type of row and column configuration, the difference between the read address (number of rows) and the write address (number of rows) can be specified according to the value in the delay time specifying register 18, and that value directly specifies the number of lines by which to delay the horizontal scan line. Accordingly, by setting the values of 1, 263 and 525 in the delay time specifying register circuit 18, output signals for a 1-line delay, a 1-field delay and a 1-frame delay, can be obtained, respectively. As can be understood in the case of a frame delay, read and write operations for the memory cell array 10 are implemented such that a read out operation to the output buffer register

circuit 13 is performed first, and then a write operation from the input buffer register circuit 12 is performed subsequently.

Additionally, an example of a different configuration of the memory cell array 10 is described below. In relation to the above example, the memory cell array 10 is configured as m=70 columns and n=7000 (13 × 525 + 175) rows. Even in this case, since the timings of read and write operations can be adjusted by the input buffer register circuit 12 and the output buffer register circuit 13, data can be input and output continuously across rows. Consequently, similar to the example above, by setting the values of 13, 3419 and 6825 in the delay time specifying register 18, signals for a 1-line delay, a 1-field delay and a 1-frame delay, can be obtained, respectively.

As described above, the configuration of the memory array 10 can be set arbitrarily, and in the case of a configuration of n rows and m columns, the delay of output data with respect to input data can be specified in arbitrary units of m bits according to the value specified in the delay time specifying register 18.

Next, FIG. 2 shows a more detailed circuit example of the main block of FIG. 1. Also, FIG. 3 shows examples of the main signal waveforms of FIGS. 1 and 2.

In FIG. 2, circuit blocks having the same function as in FIG. 1 are notated with the same symbols. Also in FIG. 2, reference numerals 19 and 20 denote buffer circuits that buffer a clock signal input from the clock input pin 6, reference numeral 21 denotes a row address counter, reference numeral 22 denotes a column address counter, reference numeral 23 denotes a decoder, reference numeral 24 denotes a logical-OR circuit, reference numeral 25 denotes a shift register, reference numeral 26 denotes a delay time latch for storing data that specifies the delay time, reference numeral 27 denotes an adder circuit, reference numeral 28 denotes an offset storage circuit, reference numeral 29 denotes an adder circuit, reference numeral 30 denotes a next row start register for temporarily storing the starting address of a next row, reference numeral 31 denotes a refresh address counter, and reference numeral 32 denotes a multiplexor. Moreover, reference numerals 33 and 34 denote memory control signal input pins to which a control 0 signal and a control 1 signal are input, respectively. Additionally, for the convenience of explanation, the timing signal waveforms (1) to (14) shown in FIG. 3 are assigned the same symbols as the signal paths and signal pins of FIGs. 1 and 2.

In FIG. 2, a clock signal, as shown in waveform (1) of FIG. 3, input to the clock input pin 6 is then input, via the signal path a buffered by the buffer circuit 19, to the serial-to-parallel conversion circuit 11. Similarly, the clock signal is also input, via the signal path e buffered by

the buffer circuit 20, to the parallel-to-serial conversion circuit 20. Additionally, that same clock signal is also input to the column address counter 22 and to the decoder 23 which decodes the output signal thereof and generates timing signals as shown in waveforms (3), (4), (11) and (14) of FIG. 3. The waveform (3) of FIG. 3 is a signal supplied via signal path b so that the input buffer register circuit 12 stores the parallel data of the serial-to-parallel conversion circuit 11. The waveform (4) of FIG. 3 is a signal supplied via signal path f so that the parallel-to-serial conversion circuit 14 stores, in parallel, the parallel data to be output that is stored in the output buffer register circuit 13. By maintaining this timing relationship, as shown in the waveforms (2) and (5) of FIG. 3, although there are differences in the rows specified by the delay time specifying register circuit 18, the positions of column write and read operations can be made successively the same.

FIG. 2 shows an example of the delay time specifying register circuit 18 configured as a serial-input parallel-output type shift register 25. A signal as shown in the waveform (8) of FIG. 3 is input from the register data input pin 8 to the serial input of the shift register 25 and a signal as shown in the waveform (9) of FIG. 3 is input from the clock input pin 9 to the clock input of the shift register 25, thereby enabling data of an arbitrary bit length to be set as the delay time specifying information. The example of FIG. 3 shows the case in which a value l (1001 ... 011) is set as the delay time. The output signal of this shift register 25 is stored in the delay time latch 26 according to the output signal from the logical-OR circuit 24 that implements a logical OR operation of the memory control 1 signal shown in waveform (7) of FIG. 3 and the output signal of the decoder 23. At the adder circuit 27, the address signal (write address) from the row address counter 21 and the delay time specifying information stored in the delay time latch 26 are either added together or subtracted, and the result is supplied as a new address signal (read address) to the multiplexor 32. If the row address counter 21 is an up-counter, the address specified at the delay time latch is subtracted from the address signal of the row address counter 21, but if the row address counter 21 is a down-counter, both address are added together. As a result, the output of the adder circuit 27 changes according to the address output from the row address counter 21, thereby enabling the difference between write and read addresses to be maintained. If the number of rows n is a power of 2, the adder circuit 27 has a simple configuration, but if the number rows n is not a power of 2, the row address counter 21 is configured to loop at n and similarly, the output of the adder circuit is also configured to loop at

Next, the setting of the initial value of the row address counter 21 is described. Two types of memory control signals are used in setting the initial value, and either a memory control 0 signal as shown in waveform (6) of FIG. 3 or a memory control 1 signal as shown in waveform (7) of FIG. 3 is input. In the case of the latter, the row address counter 22 [sic<sup>2</sup>] already has a predetermined value, and this case is similar to the case in which the signal decoded by the decoder 23 is output via the logical-OR circuit 24, but in the case where the memory control ø signal [sic<sup>3</sup>] is input, the next row start register 30 is cleared, and when the memory control 1 signal is input next, the row address counter 21 is cleared. A memory control 1 signal at that same time causes the output signal of the row address counter 21 and the signal stored in the offset storage circuit 28 to be added together by the adder circuit 29, and when the next memory control 1 signal is input, the result of that addition is stored in the next row start register 30 as the value to be set in the row address counter 21. Each time the memory control 1 signal is input, the above-described sequence of address updating operations is repeated. Accordingly, when a value of 1 is set in the offset storage circuit 28, the row address counter 21 changes by 1 each time the memory control 1 signal is input, and when a value of 5 is set in the offset storage circuit 28, the row address counter 21 changes by 5 each time the memory control 1 signal is input. This means that, for example, in the case where a single horizontal scan line of a television signal comprises 4m + k bits  $(0 < k \le m)$  of a memory cell, the column address counter repeatedly counts 4m + k, and each time the scan line changes, an address can be generated for reading the memory cell 10 from the beginning of a new row. Additionally, the output signal of the adder circuit 29 is supplied to the multiplexor 32, and an address advanced by one scan line can also be selected by the multiplexor 32.

The refresh operation for the memory cell array 10 is described below. Refresh is realized by the timing generating circuit 15 which generates a timing signal so that a refresh operation is performed at the row indicated by the refresh address counter 31. As shown in FIG. 2, the refresh address counter 31 is cleared by the memory control 0 signal, and is supplied from the decoder 23 with a count-up pulse as shown in the waveform (13) of FIG. 3. At this time, as shown in the waveform (10) of FIG. 3, the output signal of the multiplexor 32 becomes the output of the refresh address counter 31, and a refresh address (REF) is output. Also, a select signal as shown

<sup>&</sup>lt;sup>2</sup> Translator's note: Typo in original document. Should probably be "row address counter 21."

<sup>&</sup>lt;sup>3</sup> Translator's note: Probable typo. There is no previous mention of a "memory control o signal" and this should probably be "memory control 0 signal."

in the waveform (11) of FIG. 3 is output from the decoder 23 of the timing generating circuit 15 to the decoder circuit 17.

Next, using the waveforms (10) to (14) of FIG. 3, read and write operations are described in the case where a single horizontal scan line of a television signal comprises m bits. In this case, the multiplexor 32 outputs the following four types of addresses within a single scan line: (1) a refresh address (REF), (2) a read address (R<sub>1</sub>), (3) a write address (W), and (4) a second read address (R<sub>2</sub>). In synchronization with this output, the select signal for the decoder circuit 17, shown in waveform (11) of FIG. 3, is also output. Write operations to the memory cell array 10 are performed with the select signal when the write address is output, and read operations are performed with the select signal when the read address (R<sub>1</sub>, R<sub>2</sub>) is output. Moreover, after the value l has been set in the shift register 25, the read address and write address are output, displaced by l. At this time, as in the waveform (12) of FIG. 3, if the write enable signal prohibits writing to the memory cell (i.e., WE = 0), the select signal, as shown in waveform (11) of FIG. 3, from the decoder 23 is not generated at the position of a write operation. Moreover, as shown in the waveform (14) of FIG. 3, a signal synchronized to the read position select signal is output to the output buffer register circuit 13, and the contents of the memory cell array 10 are read periodically.

Next, the case is described in which it is desired to provide a phase difference of several dots between the input signal and output signal. As shown in waveforms (4) and (14) of FIG. 3, data read out from the memory cell array 10 is stored in the output buffer circuit 13, and with sufficient lead time, is loaded in parallel into the parallel-to-serial conversion circuit 14. Then, if the signal (waveform (4) of FIG. 3) to be output to the signal line f from the decoder 23 is generated one clock later, the output signal will be shifted back by 1 dot. Thus, by inputting a new memory control signal to the decoder 23, and as a result, changing the position at which the pulse signal to be output to the f signal line is generated, the time delay between an input signal to the picture memory 1 and an output signal can be set in 1-clock units.

Moreover, in the example of FIG. 2, the offset storage circuit 28 was described as having been set in advance to a fixed value, but by enabling a new memory control signal to set the offset storage circuit 28 to the value output by the shift register 25 used in the delay time specifying register circuit 18, television signals other than NTSC signals can be supported.

FIG. 4 shows another embodiment of the present invention. In FIG. 4, circuit blocks having the same function as in FIG. 1 are notated with the same symbols. A major difference with FIG. 1 is the capability for specifying the delay time specification in 1-clock units as

described above, and a configuration that subdivides the serial-to-parallel conversion circuit 11, the input buffer register circuit 12, the output buffer register circuit 13, and the parallel-to-serial conversion circuit 14 into four systems. Also, FIG. 5 shows examples of the main signal waveforms of FIG. 4.

The configuration of FIG. 4 is described below, focusing on differences with FIG. 1. In FIG. 4, reference numeral 35 denotes a timing generating circuit capable of accommodating a delay time specification in dot units, reference numeral 36 denotes a selector circuit for selecting a parallel-to-serial converted output signal, reference numerals 111 to 114 denote m/4 bit serial-to-parallel conversion circuits, reference numerals 121 to 124 denote m/4 bit input buffer registers, reference numerals 131 to 134 denote m/4 bit output buffer circuits, and reference numerals 141 to 144 denote m/4 bit parallel-to-serial conversion circuits. The memory cell array 10 has an n-row  $\times$  m-column configuration, which is the same as in FIG. 1. Additionally, reference letters a to i denote main signal paths, the waveforms of a portion thereof being shown in FIG. 5, and for the convenience of explanation are shown with the same symbols as assigned to the signal paths.

One difference between FIG. 4 and FIG. 1 is the timing generating circuit 35. Functionally similar to and without significant changes to the detailed configuration of the timing generating circuit 35 [sic<sup>4</sup>] shown in FIG. 2, four systems of timing signals are generated with the decoder 23. Moreover, the delay time specifying register circuit 18 has a greater number of bits than in the case of FIG. 1, and by supplying a signal exclusively from these additional bits to the timing generating circuit 35, the delay time can be specified in 1-clock units as described above.

Another difference is the subdivision of the memory write and read system into four systems. Advantages of adopting this type of configuration include, for example, a reduction in peak consumption of electric power when areas outside the memory cell array 10 are implemented in CMOS circuit technology, and the ability to specify the delay time in units of 1/4<sup>th</sup> of a row. Below, the operation when subdivided into four systems is described.

Data, as shown in the waveform (1) of FIG. 5, having been inputted from the data input pin 2, is converted into parallel data every m/4 bits by the serial-to-parallel conversion circuits 111 to 114, and is input as a signal, shown as the waveform (2) of FIG. 5, into each input buffer register circuit 121 to 124. The signals shown in waveforms (3) to (6) of FIG. 5 are input to the

<sup>&</sup>lt;sup>4</sup> Translator's note: Typo in original document. Should probably be "... timing generating circuit 15 shown in FIG. 2."

respective input buffer register circuit 121 to 124, and as shown in waveforms (7) to (10) of FIG. 5, are stored therein as m/4 bit parallel data. Similar to the case of FIG. 1, the data stored in the input buffer register circuits 121 to 124 is written in groups of m bits to the memory cell array 10. Also similar to the case of FIG. 1, a select signal as shown in the waveform (12) of FIG. 5 is supplied to the decode circuit 17, which outputs decode output signals to repeat the operations of (1) refresh, (2) read, (3) write, and (4) read. The output buffer register circuits 131 to 134 are entirely the same functionally as the output buffer register circuit 13 of FIG. 1, and according to a signal, as shown in waveform (13) [sic<sup>5</sup>] of FIG. 5, from the timing generating circuit 35, store the m bits of parallel data read out from the memory cell array 10. Further, the read-out data stored in the output buffer register circuits 131 to 134 is supplied every m/4 bits to the parallelto-serial conversion circuits 141 to 144, whereby according to the signal shown in waveform (13) of FIG. 5, data is loaded in parallel into the parallel-to-serial conversion circuit 141, and then with a ¼ phase-shifted signal, data is loaded in parallel into the parallel-to-serial conversion circuit 142, and so on. After the parallel to serial conversion, the data is supplied as serial signals, as shown in waveforms (14) to (17) of FIG. 5, to the selector circuit 36. As shown by encircled reference numerals ① to ② in waveforms (14) to (17) of FIG. 5, the selector circuit 36 performs a selection operation according to a signal supplied from the timing generating circuit 35, and outputs a signal as shown in waveform (18) of FIG. 5 to the data output pin 3.

Next, the case in which the configuration of FIG. 4 is provided with a plurality of data input pins and a plurality of data output pins is described. As can readily be understood from FIG. 4, the serial-to-parallel conversion circuit operates with exactly the same timing, but each signal input pin should be implemented as a plurality of data input pins. Moreover, the signal output pins for the parallel-to-serial conversion circuits 141 to 144 should be implemented as a plurality of data output pins. In this manner, a single I/O circuit can realize 4 systems, and by outputting signals from the timing generating circuit 35 such that the timing will be the same as in the case of FIG. 1, a picture memory having four systems of  $n \times m \div 4$  bit memory cells can be achieved. At this time, it goes without saying that each output can be disabled by an input signal to the output enable input pin. Moreover, by leaving the selector circuit 36 as is, the output signal from the 4-system memory cell can be selectively switched as an input to the memory control signal or as the contents to be set in the delay time specifying register circuit 18. In an example application

Translator's note: Probable typo in original document. From the appearance of FIG. 5, this should be

<sup>&</sup>quot;... waveform (11) of FIG. 5...

where a memory cell has the capacity to store 1 field of a television signal, each system will select a signal delayed by 1 to 4 fields.

FIG. 6 shows another embodiment of the present invention. In FIG. 6, circuit blocks having the same function as in FIG. 1 and FIG. 4 are notated with the same symbols. A characteristic of FIG. 6 is the addition of a function for writing to the memory cell in 1-dot units. For this purpose, the memory read circuit is provided with 2 systems, the output of 1 system being returned to the input portion, and this embodiment is characterized by an input switching circuit provided at the input part that selects either a new input signal or a signal that has been read out from the memory. In FIG. 6, reference numeral 37 denotes a second selector circuit, reference numeral 38 denotes a timing generating circuit, reference numeral 39 denotes an input switching circuit, and reference numerals 145 to 148 denote parallel-to-serial conversion circuits.

As shown by the signal of waveform (10) of FIG. 3, read operations from the memory cell 10 can be implemented twice, and as shown in the waveform (5) of FIG. 3, the phases of the input and output signals can be aligned. Additionally, by setting the delay time specifying register circuit 18 to establish a 1-frame delay of the television signal, and by reading the parallel data supplied to parallel-to-serial conversion circuits 141 to 144 and to the selector circuit 36 during the first read operation and the parallel data supplied to parallel-to-serial conversion circuits 145 to 148 and to the selector circuit 37 during the second read operation, and then supplying one set of data to the data output pin 3 and the other to the input switching circuit 39, a 1-frame picture memory can be written to in 1-dot units. The timing generating circuit 38 generates the necessary timing signals for these circuits. Further, by providing the adder circuit 27, shown in FIG. 2, for specifying the delay time with two systems, the delay time can be specified independently with the selector circuit 36 and the selector circuit 37, making it possible to output a signal delayed by 1 field to the data output pin 3 while writing a 1-frame picture in 1-dot units. This function is effective for dropout correction in a VCR, for example.

FIG. 7 shows yet another embodiment of the present invention. In FIG. 7, circuit blocks having the same function as in FIG. 1 and FIG. 4 are notated with the same symbols. A characteristic of the configuration of FIG. 7 is that the outputs from the abovementioned 2-system read circuit can be fed to external output pins. An additional characteristic is that the memory read circuit is provided with 2 systems, and a delay time can be specified for each system. In FIG. 7, reference numeral 40 denotes an address generating circuit having the added function of generating independent read addresses for the 2 systems based on delay time specifying information specified by the delay time specifying register circuit 18, reference

numeral 41 denotes an output buffer register circuit, reference numeral 42 denotes a parallel-toserial conversion circuit, reference numeral 43 denotes a timing generating circuit, reference numeral 44 denotes a second data output pin, and reference numerals 45 and 46 denote clock input pins.

Similar to the description of FIG. 6, parallel data read out during the second read operation is stored in the output buffer register circuit 41, converted from parallel to serial data by the parallel-to-serial conversion circuit 42, and then output as second serial data to the data output pin 44. At this time, according to timing supplied from the timing generating circuit 43 and to delay time information specified in the delay time specifying register circuit 18, the address generating circuit 40 generates a read address signal to extract an output signal from the picture memory 1 having been provided with two different delay times. A description of the operation of each system is omitted since it is the same as in the case of FIG. 1, but by providing the parallel-to-serial conversion circuits 14 and 42 with the configuration shown in FIG. 4, the number of dots per column can be subdivided a multiple number of times and the delay time specified. Moreover, the clock input pins 45 and 46 are provided for inputting a data input clock signal (CLK1) and a data output clock signal (CLK2), respectively, to the timing generating circuit 43. As a result, the data input clock signal and the data output clock signal can be operated independently.

The configuration of FIG. 7 is an example provided with two output pins for one input pin, and based on the description above, configurations having 2N output pins and N input pins can be realized easily and are clearly included within the present invention.

Below, concrete examples of delay time specifications for the picture memory 1 in the configuration of FIG. 7 are described. In the case of a television signal, for example, the simultaneous output of a 1-frame delay signal and a 1-field delay signal, simultaneous output of a 1-field delay signal and a 1-field + 1-line delay signal, simultaneous output of 1-field 262-line and 1-field 263-line delay signals, and so on, can be specified freely according to the data set in the delay time specifying register circuit 18.

Furthermore, the above explanation described the case in which the delay time specification was specified directly, but by storing the necessary values in advance in a storage circuit, a select signal can be used to specify those values indirectly. In this case, for example, the amount of delay can also be specified in field units using 2 bits, in line units using 2 bits, and in clock units using 2 bits.

Moreover, in the above explanation, the delay time specification of the delay time specifying register circuit 18 is set using independent pins, but data may be set in series or in parallel by assigning dual functions to the register data input pin and data input pin, and using the register clock input pin as the memory control input pin.

## EFFECT OF THE INVENTION

As described above, the present invention provides a picture memory having a new function that enables the setting of a suitable signal delay for video signal processing.


## 4. BRIEF EXPLANATION OF THE DRAWINGS

FIG. 1 is a block diagram of a picture memory showing one embodiment of the present invention. FIG. 2 is a more detailed block diagram of the main block of FIG. 1. FIG. 3 shows examples of the main signal waveforms of FIGS. 1 and 2. FIG. 4 is a block diagram showing another embodiment of the present invention. FIG. 5 shows examples of the main signal waveforms of FIG. 4. FIG. 6 is a block diagram showing another embodiment of the present invention. FIG. 7 is a block diagram showing another embodiment of the present invention.

1 ... picture memory, 2 ... data input pin, 3 ... data output pin, 10 ... memory cell array, 11 ... serial-to-parallel conversion circuit, 12 ... input buffer register circuit, 13 ... output buffer register circuit, 14 ... parallel-to-serial conversion circuit, 15 ... timing generating circuit, 16 ... address generating circuit, 17 ... decoder circuit, 18 ... delay time specifying register circuit

Katsuo Ogawa, Representative & Patent Attorney

FIG. 1



DI: Data input

RD: Register data

DO: Data output

RC: Register clock

CLK: Clock

CONT: Memory control

WE: Write enable

OE: Output enable

10: Memory cell array

n rows, m columns

11: Serial-to-parallel conversion circuit

12: Input buffer register circuit


13: Output buffer register circuit

14: Parallel-to-serial conversion circuit

# Kokai S62-51387 (18)

- 15: Timing generating circuit
- 16: Address generating circuit
- 17: Decode circuit
- 18: Delay time specifying register circuit

[more pgs>>]




- 21: Row address counter
- 22: Column address counter
- 23: Decoder
- 25: Shift register
- 26: Delay time latch
- 27: Adder circuit
- 28: Offset storage circuit
- 29: Adder circuit
- 30: Next row start register

- 31: Refresh address counter
  - 32: Multiplexor

[more pgs>>]

FIG. 3




m bit interval

1 horizontal scan interval

- (10) Output from multiplexor 32
- (13) Clock (CK) input to refresh address counter 31


FIG. 4



- 10: Memory cell array n rows, m columns
- 16: Address generating circuit
- 17: Decoder circuit
- 18: Delay time specifying register circuit
- 35: Timing generating circuit
- 36: Selector circuit
- 111 to 114: Serial-to-parallel conversion circuits
- 121 to 124: Input buffer registers
- 131 to 134: Output buffer register circuits

141 to 144: Parallel-to-serial conversion circuits


FIG. 5



m/4 bits


m bits

FIG. 6



- 36: Selector circuit
- 37: Selector circuit
- 38: Timing generating circuit
- ⇒ From delay time specifying register circuit
  - 39: Input switching circuit
  - 111 to 114: Serial-to-parallel conversion circuits
  - 141 to 144: Parallel-to-serial conversion circuits

FIG. 7



- 10: Memory cell array
- 13: Output buffer register circuit
- 14: Parallel-to-serial conversion circuit
- 17: Decoder circuit
- 18: Delay time specifying register circuit
- 40: Address generating circuit
- 41: Output buffer register circuit
- 42: Parallel-to-serial conversion circuit
- 43: Timing generating circuit
- 111: Serial-to-parallel conversion circuit
- 121 to 124: Input buffer registers

Continued from page 1

(50) Int. Cl.4

Identification code

Internal Classification No.

H 04 N

5/907

5/92

B-7423-5C

Z-7155-5C

(72) Inventor: Hisanobu TSUKASAKI

Hitachi Consumer Products Research Center, 292 Yoshida-cho, Totsuka-ku,

Yokohama

(72) Inventor: Kazuo KONDO

Hitachi Consumer Products Research Center, 292 Yoshida-cho, Totsuka-ku,

Yokohama

(72) Inventor: Shuzo MATSUMOTO

Hitachi Consumer Products Research Center, 292 Yoshida-cho, Totsuka-ku,

Yokohama

(72) Inventor: Harumi WAKIMOTO

Hitachi Consumer Products Research Center, 292 Yoshida-cho, Totsuka-ku,

Yokohama

⑩日本国特许庁(JP)

⑩特許出願公開

## ⑫公開特許公報(A)

昭62-51387

@Int\_CI\_4 H 04 N G 09 G G 11 C

識別記号

庁内整理番号

母公開 昭和62年(1987)3月6日

Z-7155-5C 7923-5C

6549-5B ※審査請求 未請求 発明の数 1 (全11頁)

|画像メモリ 9発明の名称

> ②特 頭 昭60-189563

. ②出 願 昭60(1985)8月30日

砂発 明 者 皛 横浜市戸塚区吉田町292番地 株式会社日立製作所家電研

⑦発 明 者 小 横浜市戸塚区吉田町292番地 株式会社日立製作所家電研 究所内

明 者

横浜市戸塚区吉田町292番地 株式会社日立製作所家電研

横浜市戸塚区吉田町292番地 株式会社日立製作所家電研

究所内

勿出 顧 人 株式会社日立製作所 砂代 理 人 弁理士 小川 勝男

東京都千代田区神田駿河台4丁目6番地

外1名

最終頁に続く

教養者 気きる

というない かんかん からない ないないない

- 発明の名称

メモリセルアレイと、直列にデータ入力し並 上記シリアルーパラレル変換回路の並列データ を入力し上記メモリセルアレイに供給する入力 レジスタ国路と、並列にデータを入力し直列に 入力し上記パラレルーシリアル変換回路に供給 モリセルアレイへの書き込みアドレスと上 モリセルアレイからの読み出してドレスと を上配選延時間指定回路で指定した値だけ異な めのアドレス・タイミング信号を発生する レス・タイミング発生回路と、前記フドレ イミング発生回路で発生するアドレスを

デコードして上記メモリセルアレイに供給する デコーダ回路とを偏えた事を特徴とする面像メ

メモりに係り、券に標本化して量子化されたビ デオ信号を所定時間遅延させてディジョル信号

## (発明の背景)

ビデオ信号を記憶再生するに適した面像メモ りの従来例として、例えば特公昭59-26031 いる# P D 41264がある。さらに、ビデオ信 号の1フイールド分を2個のメモリで記憶可能

-467-

tik merektiran kangan di kangan di kemitikan permenan berman ang merektiran penterbangkeran kemin berman di di

とする専用の面像メモリについても、ランダム アクセス機能が無くシリアルデータの入出力機 能を 1 ライン単位で行な 9 g P D 4 1 2 2 1 C と して同社より製品化されている。

一般に、ビデオ信号処理を行なり場合を考慮 すると、ビデオ信号に含まれる同期信号によつ て面像メモリを容易に動作させられることが、 面像メモリのアドレス発生回路やメモリライト 信号など、各種の制御信号を発生するための周 辺回路を小さくし、ひいては装置の小形化、経 終性を生むとととなる。

しかし、前途の公告等許の記憶素子やAPD41264ではランダムアクセス機能を重視した 構成となつているため、/ビデオ信号処理用として使用するには、アドレス発生回路など各種の制御信号を発生するための周辺回路が大き、とデオ信号処理等用のAPD41221 Cは、ビデオ信号処理等用のAPD41221 Cは、ビデオ信号処理等用のAPD41221 Cは、ビデオ信号の個次定金に合わせたアドレス発生回路がメモリと同一業子内に取り込まれており、係単

## (発明の概要)

....

上記目的を達成するために本発明社、面像メモリにデータ入力増子からデータ出力増子までの選延時間指定手段を設け、メモリセルへの背き込みアドレスと、メモリセルからの飲み出してドレスとを上記選延時間指定手段で指定した分だけみなるアドレスで背き込み飲み出し動作を行なわせることにより所定時間選延を実現する。

## (発明の異放例)

以下、本発明の実施例を図面と共に説明する。 第1回は本発明による面像メモリのプロック図である。第1回にかいて、1はオ発明による無 表面路にした面像メモリ、2はデータ入力(DI) 選子、5はデータ出力(DO) 嫡子、4は出力イネーブル(OE) 入力増子、5はタイトイネーブル(WE) 入力増子、5はクロック(CLK) 入力増子、7はメモリコントロール(CONT) 入力増子。8はレジスタグロック(BC) 入力増子、10はメモ

### (発明の目的)

そとで、本発明の目的は、とのような従来技 初の欠点を無くし、ビデオ信号処理に好適な面 像メモリを提供することにある。

リセルアレイ、11はシリアルーペラレル変換回路、12は入力パッフアレジスタ回路、13は出力パッフアレジスタ回路、14はパラレルーシリアル変換回路、15はタイミング発生回路、16はアドレス発生回路、17はデコーダ回路、18は選延時間投定レジスタ回路である。また、 a~1 はメイミング発生回路15から発生する個号の信号路である。

特開昭62~ 51387 (3)

ミング信号をもとに、アドレス発生国路16。デコーが回路17で決定されたメモリセルアレイ10 の否を込みアドレスのメモリセルへmピット単位で移を込まれる。

一方、遅延時間指定レジスタ回路18には、レ シスタデータ入力進子8とレジスダクロッタ入 力端子りによつて直列に入力された選延時間指 定値が格納される。この遅延時間指定値をもと に、アドレス発生回路16で書き込みアドレスと 指定値分だけずれた読み出しアドレスを発生し、 デコーダ回路17でデコードしてメモリセルアレ 410の読み出し行を指定する。メモリセルアレ イ10からは、飲み出しアドレスで指定された行 のロビットのパラレルデータが読み出され出力 パッファレジスタ四路13亿格的される。さらに、 出力パッファレジスタ回路15に競み出されたパ ラレルデータは、パラレルーシリアル安挽回路 14でタイミング発生回路15から発生されるメイ ミング信号によつてシリアルデータに変換され データ出力雑子 3 に出力される。データ出力増

で、このようなメモリセルアレイ10の行列構成 の時には、遅延時間指定レジスタ回路18に指定 した値によつて彼み出しアドレス(行数)と書 を込みプドレス(行数)との差を指定するとと ができ、その個はそのまざ水平走流級を何ライ ン分差延するかを指定することとなる。したが つて、選手時間指定レジスタ回路18に、1なる 似を放定すると1ライン選系。 263 なる彼を設 足すると1フィールド選延。 525 なる値を設定 すると1フレーム選延のそれぞれ出力信号を掲 ることができる。なか、メモリセルアレイ10に 対する者を込みと読み出しは、フレーム選延の 場合からわかるように、出力パッファレジスタ 四路15への説み出し動作が先に行なわれ、次に 入力パッフアレジスメ回路12からの表を込み動 作が行なわれる。

さらに、メモリセルアレイ10の別の袋成例について説明する。上の例との勘違より、行列標成として、mを70・mを7000(13×525 + 175)とする。この場合でも、入力ペンファレジスタ

子 3 の出力は、出力イネーゴル入力強子 4 化入力する出力イネーブル信号によつて、データ出力状態かへイインピーダンス状態かを指定できる。

したがつて、データ人力増子 2 に入力されるデータは、シリアルーパラレル変換回路11,入力パンフアレジスタ回路12,メモリセルアレイ10,出力パンフアレジスタ回路13,およびパラレルーシリアル変換回路14をそれぞれ経由して、データ出力増子 5 に、選延時間担定レジスタ四路18で招定した時間だけ遅延して出力するととができる。

次に、より具体的な数値を例にとつて第1図を説明する。上述の文献にも述べられているが、NTSC方式のテレビ信号を、標本化関放数4fae で標本化した場合に、1フイールドの構成は、模910ドット,縦263ドットとなる。そこで、メモリセルアレイ10の行列構成として、mを910,nを525とすると、量子化1ビット分の1フレームが配位できるととになる。そこ

回路12と出力パッファレジスタ回路13で書き込みと読み出しのタイミングを再整できるため、行にまたがつて連続的にデータを入出力できる。そのため、上記例と同様、運延時間指定レジスタ18に、15なる値を設定すると1フイールド選延,4825なる値を設定すると1フレーム選延の信号を得ることができる。

以上の様に、メモリアレイ10の構成は任意に 数定するととができ、n 行m列構成の場合、運 延時間指定レジスメ回路18に指定した指定値に よつて、入力データに対する出力データ運延を 任意のm ビット単位で指定可能である。

次に、第1回にかける主要プロックのより辞録を回路例を第2回に示す。また、第3回に、第1回かよび第2回の主要を信号放形例を示す。第2回において、第1回と同一機能の回路プロックには同一記号を配してもる。また、同回にかいて、19と20はタロック入力端子6より入力されるクロックをパッフアするパッフア回路、

-469-

and the properties of the prop

第2図において、クロック入力焼子6に入力される第3図(1)に示すようなクロック信号は、パッファ回路19によつてパッファされ信号路 a を経由してシリアルーパラレル変換回路11に入力される。また、同様に、パッファ回路20によつてパッファされた信号路 e を経てパラレルー

いっていることをあるないのではないというないというない

とのシフトレジスタ25のシリアル入力にレジス タデータ入力婦子 B から第 3 図(B) に示すような 信号を入力し、また、クロック入力にレジスタ クロック入力増子9に入力する第5回(9)に示す よりな信号を入力するととにより、任意のピッ ト数のデータを遅延時間指定情報として設定で きる。第3図の例では、遊延時間としてℓなる 値(1001~011)を設定した場合を示し ている。とのシフトレジスタ25の出力信号は、 第3図(7)に示すメモリコントロール1億号とデ コーダ23の出力信号をオア回路24によつて論理 和した出力信号によつて、遅延時間ラッチ26に 配位される。アダー回路27では、行アドレスカ ウンタ21からのアドレス信号(各を込みアドレ ス)と、選延時間ラッチ26に記憶された選延時 間指定情報との加算されは減算を行なつた絵果 してマルチプレクサ52に供給する。行フトレス カクンタ21がアツブカウンタである場合には、 行アドレスカウンタ21のアドレス信号から遅延

シリアル交換回路14に入力される。さらに、同 クロック信号は列丁 ドレスカウンタ22とその出 力信号をデコードするデコーダ25にも入力され、 第 3 図(5), (4), (11), (14)に示す よりなまイミ ング信号を発生する。第 5 図(5)は、入力パップ アレジスタ回路12がシリアルーパラレル変換回 路11のパラレルデータを記憶するために、信号 路 b によつて供給する信号である。第3四(4)は、 出力パッファレッスタ回路15に記憶した出力す るためのベラレルデーメを、ベラレルーシリア ル変換回路14に並列に記憶するために、信号路。 1によつて供給する信号である。 こうしたタイ ミング関係を保つことにより、第 3 図(2)と与に 示すように、連延時間指定レジスタ回路18で指 定された行の違いはあるものの、列の書き込み 位置と読み出し位置を連続して同一にすること

第2図では、連延時間指定レジスタ回路18の 一例として簡単なシリアル入力パラレル出力形 のシフトレジスタ25による構成を示している。

時間ラッチで指定したアドレスを被算し、向カウンタがダウンカウンタである場合には、両アドレスを加算することとなる。したがつてにて、ヤアドレスカウンタ21のアドレスの数で保力をととなっている場合には、アダー回路27も単純なたのとなるが、2のペを乗以外の場合には、行アドレスカウンタ21がnでループするよう構成することとなる。

TO STORES FROM THE FOR SEA AND FOR THE POST OF AN ONE OF THE POST OF THE PARTY OF THE SEA AND THE PROPERTY OF THE PARTY OF

た信号がよア回路24を経由して出力された場合 ても同様であるが、メモリコントロールを信号 が入力された場合には次行スタートレジスタ30 がクリアされ、次にメモリコントロール1倍号 が入力された時に行アドレスカウンタ21をクリ アナることとなる。 何時 知のメモリコントロー ル1倍号によつて、行アドレスカウンタ21の出 ·力信号と、オフセット記憶回路28に記憶された 信号とがアダー回路29によつて加算され、その 結果が次のメモリコントロール 1 信号が入つて 来た時に行フドレスカウンタ21に設定する位と して、次行スタートレジスタ50に記憶される。 メモリコントロール1億号が入るたびに、上記 一連のアドレス更新動作を繰り返すとととなる。 したがつて、オフセット記憶回路28に 1 なる値 を設定した場合、行丁ドレスカウンタ21はメモ リコントロール 1 信号が入るたびに 1 ずつ変化 し、5なる値を設定した場合には、行ナドレス カウンタ21柱メモリコントロール 1 信号が入る たびに5ずつ変化することとなる。これは、併

えば、テレビ信号の 1 水平定連線 ポメモリセルの 4 m + k ビット ( 0 < k ≤ m ) で 構成される 場合、列アドレスカウンタは 4 m + k のカウントを繰り返し、走連線が変わる毎 K 新しい行の 先頭からメモリセルアレイ10を試み出す アドレスを発生させるようにできることを意味している。さらに、アダー回路 29の出力信号はマルチブレタサ 52に供給されており、 1 走査線 分送んだアドレスもマルチブレクサ 52で 週れできるようになつている。

次に、メモリセルアレイ10のリフレッシュについて説明する。 これは、リフレッシュアドレスカウンタ51で示される行にリフレッシュ動作を行なりようタイミング発生回路15がタイミング信号を発生することで実現する。 リフレッシュアドレスカウンタ51は、第2 図で示すようにメモリコントロールロ信号でタリアされ、第3 図(16)に示すようたカウントアップパルスモデコーダ25より供給される。この時、第3 図(10)に示すようにマルナブレクサ32の出力信号はリ

フレッシュアドレスカウンタ51の出力となりリフレッシュアドレス (REF) を出力する。さらに、デコード回路17にもタイミング発生回路15のデコーダ28より第3回(11)に示すよりな選択信号も出力される。

とが & なるずれを持つて出力される。とのとき第 5 図(12)の様に、 ライトイネーブル信号がメモリセルへの書き込みを競止した場合( この場合、 W B = 0 ) には、第 3 図(11) で示されるはの場合、 W B = 0 ) には、第 3 図(11) で示される世間に発生したいこととなる。また、出力パッファレシスタ回路13へは第 3 図(14)のように、沈みしし世世の選択信号に同期して信号が出力され、 B 筋的にメモリセルアレイ10の内容の読み出されることとなる。

次に、入力信号と出力信号とで数ドット分の位相数を特たせたい場合について説明する。第5回(4)と(14)とに示すように、メモリセンア回路13で配達し、十分を余裕を持つてパランレーの。サファル変換回路14にパラレルロードしている。サファッグでで、デコーダ25からよなる信号(第3回(4))を1クロック後に発生するようにすると、出力信号は1ドットを入ずれることとなる。そこで、新しいメモリコントロー

CALLS TO THE TRANSPORTED A SIGNAL SAFETY OF STATE OF STAT

## 特開昭62- 51387(日)

ル信号をデコーダ23化入力し、とればよつて £ なる信号線に出力するパルス信号の発生位置を変更することで、面像メモリ1への入力信号と出力信号の遅延時間を1クロック単位で指定することも可能である。

また、第2図の例で、オフセット配像図路28 はあらかじめ固定されているものとして説明したが、選延時間相定レッスメロ路18に用いたシフトレジスメ25の出力値を、新たなメモリコントロール信号でオフセット配像図路28に設定可能とすると、NTSC方式のテレビ信号以外の方式にも対応することができる。

第4回は、本発明の他の実施例を示す図でもる。第4回において、第1回と同一根能の回路 プロックには同一記号を記してあり、第1回と の大きなはは、選延時間指定を上述のように 1クロック単位まで指定できるようにした点と、 シリアルーペラレル変換回路11、入 カペッフア レジスタ回路12、出カペッフアレジスタ回路13、 ペラレルーシリアル変換回路14を4系統に分割

生回路35の詳細帯成と大きく変わらず、デコーダ25で4系統のタイミング信号を発生する。また、選延時間指定レジスタ回路18は孫1図の場合よりピット数が大きくなつてかり、との大きくなつたピット分だけの信号をタイミング発生回路35に供給することによつて、上述したように1クロック単位での遅延時間指定を可能にする。

他の異なる点は、メモリ書を込み 配み出し系を 4 系統に分割している事である。 このような 構成を取る利点として、例えば、メモリセルアレイ10以外の部分を C M O S 回路化した時のピーク流受電力を減少させたり、 海延時間指定を 4 分の 1 行単位で可能にできることがあげられる。以下、 4 系統に分割した場合の動作について観明する。

第 5 図 (1)に示すようなデータ入力端子(2)から 入力されたデータは、 シリアルーパラレル変換 図路 111 ~ 114 でm / 4 ピット年にそれぞれパ ラレルデータに変換されて、第 5 図(2)に示すよ して構成した点にある。また、第5図は、第4 図の主要な信号波形例を示している。

さて、第4図において、第1図と異なる点の ひとつは、タイミング発生回路55である。機能 的には回様なのでは2図に示したタイミング祭

りを信号として入力パッフスレジスタ回路 121 ~ 124 に入力される。入力パッファレジスタ回 路 121 ~ 124 には、タイミング発生回路35より ff 5 図(5)~(6)に示す信号がそれぞれ入力されて ≯り、第5図ひ~(10)に示すよりに血ノイビッ トパラレルデータ毎に格納される。入力パッフ。 は第 1 図の場合と阿根 m ピットまとめてメモリ セルアレイ10に書き込まれる。デコード回路17 には、第1回の場合と同様に、第5回(12)で示 すような選択信号が供給され、(1)リフレッシュ。 (2)読み出し、⑤なき込み、(4)読み出しのそれぞ れの動作を繰り返すためのテコード出力包号が 出力される。出力ペッフアレジスタ回路 151 ~ 134 社機能的には第1図の出力パッファレジス なまイミング発生回路35からの信号によつてよ モリセルアレイ10から波み出されたmピットの パラレルデータを格前する。さらに、出力パッ ファレジスタ国路151 ~ 184 に格納された銃み

特開昭62- 51387(ア)

出しデータは、パラレルーシリアル変換回路 141~144 にm/ 4 ピット毎に供給され、第5 図(15)に示す信号によつてペラレルーシリナル 変換回路 141 にパラレルロードされ、1/4位。 相の具なる付号でパラレルーシリアル変換回路 142 がパラレルロードされといつた様に、パラ レルーシリアル変換された後、第5図(14)~ (17)に示すようなシリアル信号としてセレクタ 回路56に供給される。セレクタ回路56では、第 5四(14)~(17)に①~印で示すよりに、メイミ ング発生回路35より供給される信号によつて過 択拗作を行ない、第5図(18)化示すよりを出力 **包号をデータ出力端子3に出力する。** 

次に、毎4回の構成で複数データ入力端子。 複数デーメ出力増子となつた場合について説明 する。同図より容易に何るように、 シリアルー パラレル変換回路は全く同一タイミングで動作 しており、それぞれの信号入力増子を複数のデ ータ入力降子とすれば良い。また、出力強子に ついては、バクレルーシリアル変換回路 141 ~

**あら図の管徴は、1ドット単位でメモリセルへ** の春を込み機能を付加した点にある。とのため メモリ統み出し回路を2系統持ち、1系統の出 力を入力部に戻し、新しい入力信号とするか、。 メモリから読み出した信号とするかの入力切り 換え回路をゲータ入力部に持つ事を特徴とする。 タイミング発生回路, 59は入力切換回路, 145 ~ 148 はパラレルシリアル変換回路である。

**第3図(10) の信号で示すように、メモリセル** アレイ10からは 2 週 読み 出し動作を行なりとと ができ、第5図(5)に示すように入力信号と出力 信号の位相を一致させることができる。さらに、 選延時間指定レジスタ回路18でテレビ信号の t フレーム是延状態に設定し、第1の統み出し動 作でパラレルーシリアル変換回路 141 ~ 144 Þ よびセレクタ回路36に供給するパラレルデータ を、第2の読み出し動作でパラレルーシリアル: 変換回路 145 ~ 148 およびセレクタ回路57亿供 能するパラレルデータをそれぞれ説み出して、

1.44 の信号出力端子を複数のデータ出力绪子と すれば良い。とうするととによつて、故力を入 出力回路が4系統できることとなり、メイミン グ発生回路35から第1回の場合と同様なダイミ ングとなるよう信号を出力するととで、nxm ÷ 4 ピツトのメモリセルを 4 系統持つた面像メ モリを実現できる。との時、出力イネーブル入 力増子への入力信号によつて、それぞれの出力 が禁止状態にできるととは言うまでもない。ま た、セレクメ回路36をそのませ恐しておくとと によつて、4系統のメモリセルからの出力信号 を、メモリコントロール信号への入力、または、 選延時間指定レジスタ回路18への設定内容で選 択切換することも可能である。この応用例とし ては、各系統がテレビ信号を1フィルド記憶で きるメモリセル容量として1~4フイールド逆 延した信号を選択することがあげられる。

第6図は、本発明の他の実施例を示す図であ る。毎6図にかいても、第1図。第4図と門一 機能の回路ブロックには同一符号を記してもる。

一方はデータ出力強子3、一方は入力勿换回路 39の入力に供給するととで、1フレームの首像。 メモリを1ドント単位に書き替えることができ』。 る。タイミング発生回路38社とれら回路に必要 なタイミング信号を発生する。さらに、第2図: で示した選狐時間指定のためのアメー回路27を・・・ 同図にかいて、37は第2のセレクタ回路。38は、『2系統持つことによつて、選延時間の指定をセーニ レクタ回路86とセレクタ回路37とで独立に行え ・うなとができるなととなり、1フレーム資像を 1 ドット単位で音を換えしたがら、データ出力 第子 5 には 1 フィールド選延した信号を出力す るといつた事が可能となる。これは、例えば、 VTRのドロップアウト補正等に効果的な機能

> 第7回は、本発明のさらに他の実施例を示す 図でもる。第7図にかいても、第1図,第4図 と同一機能の回路プロックには同一符号を記し てある。第7図の構成の特徴は、上述した2系 鉄の観み出し国路の出力を外部出力増予に出力 可能にした事にある。さらに、メモリ読み出し

## 特開昭62-51387(8)

回路を2系統持ち、それぞれ1系統ととに遅延時間指定可能にした夢が特徴である。回回にかいて、40は、アドレス発生回路で遅延時間指定情報に基いて2系統の設立した競み出しアドレスを発生する機能が追加された回路・41は出力パッファレジスタ回路・42はパラレルーシリアル変換回路・43はタイミング発生回路・44は第2のデータ出力増子・45、46はクロンク入力増子である。

第6回の戦弱に述べたと同様に、出力パッファレッスを回路41で第2の戦み出し動作によるペラレルデータを記憶し、パラレルシリアル変換を行って、データ出力雄子44へ第2のシリアルデータを出する。この時、アドレス発生回路40は、タクス・カする。との時、アドレス発生回路40は、タクと連延時間担定レジスタ回路18に指定された遅延時間担定レジスタ回路18に指定で開発によってもの出力信号を取り出すため

選延信号と1フイールド+1ライン選延信号の 同時出力、1フイールド262ラインと1フイー ルド263ライン選延信号の同時出力など自由に、 建延時間指定レジスタ回路18に数定するデータ によつて指定可能となる。

さらに、以上の説明では、運び時間の指定を 直接指定するとして説明したが、 あらか じめ記 他回路に必要な値を記録してかき、 それらを選 択する信号を間接指定することも可能である。 その場合には、たとえば、 2 ピットでフィール ド単位の選訴量指定。 2 ピットでライッ単位の 選延量指定。 2 ピットでタロック単位の選延量 指定とすることも可能である。

また、以上の説明では、選延時間指定レジスタ回路18の選延時間指定を設立の第子で行なりとして説明したが、レジスタデータ入力端子とデータ入力端子とを兼用し、レジスタクロック入力端子をメモリコントロール入力端子として直列に、または並列にデータ設定しても良い。(発明の効果)

の飲み出してドレス信号を発生する。それぞれの系鉄の動作については、ボータの切りでは、ボラレルーシリアル変換回路14と42を無4図で示す構成にするとがで、別のドット数を複数分割して大力増子45、46はそれでもる。また、クロック入力増子45、46はそれぞれデータ入力用クロック信号(CLK1)とデータ出力用クロック信号とを改立に幾作する。とれてカークに対して、カータに対して、カーののできた。というのはできる。とも可能である。

第7図の構成は、入力(増予に対して出力2 増予の例であるが、以上の説明から入力 N 増予 に対して出力2 N 増予の場合も容易に実現でき、 かつ本発明に含まれることも明まらかである。

ととで、第1回の構成の面像メモリ1の具体 的選延時間指定について述べる。テレビ信号を 例にとると、例えば、1フレーム選延信号と1 フィールド選延信号の同時出力、1フィールド

以上述べたよりに、本苑明によれば、ビデオ 信号処理に好滅な信号遅延を設定可能という新 しい機能を持つた画像メモリを提供できる。


## 図面の簡単な説明


第1回は本発明の1実施例を示す面像メモリのブロック図、第2回は第1回における主要ブロックのより詳細なブロック図、第3回は第1回と第2回の主要な信号波形例を示す図、第4回は本発明の他の実施例を示すブロック図、第5回は本発明の他の実施例を示すブロック図第1回は本発明の他の実施例を示すブロック図第1回は本発明の他の実施例を示すブロック図

1 ・画像メモリ 2 ・データ入力増子 5 ・データ出力増子 10・メモリセルアレイ 11・・シリアルーベラレル変換圏路 12・入力ペッファレジスタ図路 15・出力パッファレジスタ図路 14・パラレル・シリアル変換回路 15・タイミング発生図路 16・アドレス発生図路 17・デコーダ回路 18・発延時間指定

**-474** 

ik produktivnos a<del>ragam</del>nici, kr. sapa<del>alka</del>a og praktion i popalkaankaa i til berakti i bili i til berakti i bili i kana i bili bili i bili bili i b





特開昭62- 51387 (11):

第1頁の競き のInt.Cl.4					•	MOIST FL		Cirk MY MAGG. F.
	_	04		5/907 5/92		識別配号		庁内整理番号 B — 7423—5C Z — 7155—5C
	0発	明	者	塚	崎	久	锡	横浜市戸塚区吉田町292番地 株式会社日立製作所家電研 究所内
	伊発	Ø	者	近	糜	和	夫	横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内
	@発	ij	者	松	本	頒	=	横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内
	@#	9	者	E33	本	抬	ᇙ	小平市上水本町1450番地 株式会社日立製作所武蔵工場内

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
$\square$ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER.

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.